PAT-NO:

JP401036147A

DOCUMENT-IDENTIFIER:

JP 01036147 A

TITLE:

PHASE SYNCHRONIZING CIRCUIT FOR COMMUNICATION SYSTEM

PUBN-DATE:

February 7, 1989

INVENTOR-INFORMATION:

NAME

AMAMIYA, SHIGEO KOMINE, HIROAKI SOEJIMA, TETSUO MURANO, KAZUO OKUMURA, YASUYUKI

ASSIGNEE-INFORMATION:

NAME COUNTRY FUJITSU LTD N/A NIPPON TELEGR & TELEPH CORP <NTT> N/A

APPL-NO:

JP62190312

APPL-DATE:

July 31, 1987

INT-CL (IPC): H04L011/00, H04J003/06, H04L007/00

US-CL-CURRENT: 375/371

ABSTRACT:

PURPOSE: To attain the operation in response to various bus connection forms by generating a clock in response to a round trip delay between a master station and a slave station.

CONSTITUTION: A comparator circuit 14 judges that in which timing range generated by a timing generating circuit 13 a received frame phase is to be included thereby determining the round trip delay time. The delay amount is used to delay the transmission frame phase from a transmission frame phase delay circuit 12, and a selection circuit 16 selects an optimum signal among some signals being the result of delaying the signal of the transmission frame phase from a transmission frame phase delay circuit 12 or some signals being the result of delaying signals of the received frame phase outputted from a reception frame phase delay circuit 15 and uses the result as a reset signal, which resets a clock generating circuit 17 thereby switching the clock. Thus, the clock switched optimizingly is used as a data read clock. Then the titled circuit is applicable to various bus forms.

COPYRIGHT: (C) 1989, JPO&Japio

⑩ 日本国特許庁(JP)

① 特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭64-36147

⑤Int.Cl.⁴	識別記号	庁内整理番号		❸公開	昭和64年(19	989) 2月7日
H 04 L 11/00	3 2 1	7928 – 5K				
H 04 J 3/06 H 04 L 7/00		D -6914-5K A -6914-5K	審査請求	未請求	発明の数 1	(全14頁)

匈発明の名称 通信システムの位相同期回路

②特 願 昭62-190312

20出 **夏** 昭62(1987)7月31日

成雄 神奈川県川崎市中原区上小田中1015番地 富士通株式会社 砂発 明 者 宮 雨 昭 神奈川県川崎市中原区上小田中1015番地 富士通株式会社 ⑫発 明 者 小 峰 浩 哲 男 神奈川県川崎市中原区上小田中1015番地 富士通株式会社 勿発 明者 副 島 内 ①出 願 人 富士通株式会社 神奈川県川崎市中原区上小田中1015番地 ①出 願 日本電信電話株式会社 東京都千代田区内幸町1丁目1番6号 人

邳代 理 人 并理士 青 木 朗 外3名

最終頁に続く

3

明細書

1. 発明の名称

通信システムの位相同期回路

2. 特許請求の範囲

1. 主局(NT)と複数の従局(TB.~TB。)と がバス形態で接続され、主局が複数の従局に信号 を送出しそれぞれの従局からの応答信号を受信し 該受信信号に含まれるフレーム信号に応答したデ ータ読み取りクロックを発生させる通信システム の主局内に設けられた位相同期回路であって、

前記従局からの受信信号に含まれる受信フレーム信号を検出し受信フレーム位相信号 (SRF)を出力する受信フレーム位相検出回路 (11)、

該受信フレーム位相信号からある一定時間だけ 返延させた第1の遅延信号(SP■+1 ~SPn)を出力 する受信フレーム位相遅延回路(15)、

主局からの送信フレームのフレーム位相を示す 送信フレーム位相信号(STF)から前記時間と は異なるある一定時間だけ遅延させた第2の遅延 延信号(SF1~SFm)を出力する送信フレーム位相遅 延回路(12)、

前記送信フレーム位相信号に応答し、前記受信フレーム位相信号のタイミングを検出するタイミング信号(ST1~STn)を発生するタイミング信号発生回路(13)、

該タイミング信号および前記受信フレーム位相信号を入力し、前記受信フレーム位相信号の受信 タイミングを検出する位相比較回路 (14) 、

核位相比較回路からの検出信号に応答し、前記第1および第2の遅延信号のいずれか1つに応答した遅延信号を発生する選択回路(16)、およびマスタクロック(MCK)に基き、前記選択回路からの信号に応答したタイミングでリセットされるデータ読み取りクロック(CLK)を発生するクロック発生回路(17)、

を具備する、通信システムの位相同期回路。

3. 発明の詳細な説明

(概 要

LAN(Local Area Network)、ISDN(Integrated Service Digital Network)等における主局と複数

の従局がバス形態で結ばれている通信システムに おける主局の位相同期回路であり、樋々のバス形 個に適用可能としたものである。 また主局と従局 間の距離的制限を緩和させる位相同期回路である。 当該位相同期回路においては、受信フレーム位相 がタイミング発生回路で発生するどのタンミング 範囲に含まれるかを比較回路において判断し、ラ ウンド・トリップ・ディレイ時間を決定する。そ のディレイ量を用いて送信フレーム位相遅延回路 より出力された送信フレーム位相を遅延したいく つかの信号、あるいは受信フレーム位相遅延回路 より出力された受信フレーム位相を遅延したいく つかの信号の中から最適なものを選択回路によっ て選び、リセット信号として、クロック発生回路 をリセットしてクロックを切り換える。このよう にして最適に切り換えられたクロックをデータ読 み取りクロックとして用いる。

〔産業上の利用分野〕

本発明はLAN、ISDN等における主局と複数の

従局がバス形態で結ばれている通信システムに関するものであり、さらに詳しく述べると、複数の従局と高信頼性で通信を可能とし、種々のバス形態に適用でき、さらに従局との接続距離を延長させ得るため主局に設けられる位相同期回路のクロック切換方式に関する。

例えば、「SDNにおけるユーザ・網インタフェースとして、CCITT において「シリーズ勧告罪として勧告化され、「インタフェースと呼ばれているものがある。この「インクフェース中の基本アクセスにおけるレイヤ 1 (1-430)の諸元を表しに示す。

以下介白

表 - 1

道 目	it	 元
情報容量	B + B + D (144kb/s) B: 情報 (音声、デ D: 加入者線信号、	ータ等):64kb/s 低速データ ;16kb/s
伝送速度	192 kb/s	
伝送符号	100 % A	M I
配線形態	① Simple Bus ② Extended Bus ③ Point to Point	~ 150 m 500 m 1 km
端末台数	最大 B 端	末
Dチャンネル 競合制御方式	エコーDチャンネ 勝	ルち残り方式
リンクレイヤ プロトコル	LAP-	D

また伝送路上の信号フレーム構成を第4図 (a) (b) に示す。第4図 (a) は主局 (NT) から従局 (TE) への送信信号フレームを示し、第4図 (b) は従局から主局への送信信号フレームを示す。表 - 1 の伝送符号 100% AMIは第4図 (a)(b) の右側に図示の如く、3値情報。0°.

* 1 * . * 0 * を + (正レベル)、 C (接地レベル)、 - (負レベル)として符号化したものである。 3 値信号としているのは D C 分は含ませないためである。 第 4 図 (a)(b) 内の符号の内容を下記表 - 2 に示す。

表 - 2

F:フレーミング (フレーム) ビット

L:DCバランシングピット

D: Dチャネルピット

E:Dエコーチャネルピット

Fa:補助フレーミング (フレーム) ピット

N:2進値N=Faにセットするピット

BI:Bチャネル1内のピット

B2:Bチャネル2内のピット

A:アクチベーション用ビット

S:予備

 $M: \neg \nu + \neg \nu - \varepsilon \vee \delta(\neg \nu + \neg \nu - \omega) = \varepsilon_{\nu} + \varepsilon_{\nu}$

Q:Qチャネルビット

1 インタフェースの特徴は線路を4線とし、第 3 図に図示の如く、主局となる網終端装置NT

(Network Termination) と複数の加入者端末TB (Terminal Equipment)との接続形態をバス形態と している点である。また表ー1でも示されるよう に伝送符号として三値符号である 100% AMIを 川い、フレーム信号としてバイオレーションを用 いている。バス形態を用いているために、特に伝 **最時間が比較的かゝる導電体を用いてバス接続し** た場合、上り方向(TE→NT)では第3図に示すよ うに、それぞれ異なる距離にある各加入者端末 TEよりデータが網終端装置NTに向けられ送出 されるので、NTの入力端でパルスに位相差(i 沿目のTEiの場合往復伝厳時間2Tpi) が生じ る。これらの往復伝搬時間(ラウンド・トリップ 時間) Tpl~Tpn全てについて1タイムスロット についてみると、第5図に図示の如く、アイパタ ーンの開口部が狭くなる。その位相差2Tpiが1 タイムスロット以上になるとアイパターンの開口 部が無くなり、NTでは各TEからのデータを職 別できず、結局データを読めなくなる。そのため NT側で各TEからのデータを安定して読み取る

ために、NT-TE間の往復伝擬時間2Tpiを1 タイムスロットより小さくする必要がある。 換言 すれば、バスの長さに制限が必要となってくる。

そこで、1インタフェースでは表-1および第 8図(a)~(c)に示すように配線形態を三つ に分け各々についてバス長制限を規定している。

NTにおける位相同期方式として第8図(a)に図示のシンプルバス形態をとった場合、TE相互間距離が大きくNT受信点においてクレ位相同に大きな信号位相差があり、ディジタル位相同期か大きなクロックジッタを生じるため、データを安定して読み取ることができない。この場合の場合とは遅延を最長 150mと制限し (この場合最大一型大きになる)、固定位相でサンプリングする方法が望ましい。

一方、第8図(b)(c) に図示の如く、NT-TE間距離の長い拡張バス接続あるいはポイント・ ツー・ポイント接続の場合はラウンド・トリップ

時間が大きくなり固定位相方式を使うことができない。またTE相互間距離が短いためにこれによる位相差は無視しうることから、DPLLを用いて位相同期をすべきである。

このように、接続形態が異なる場合異なる位相同期回路を設けたNTを用意する必要があり、不似でありコスト高となるため、これらの接続形態を1台のNTで利用できるような位相同期回路技術が狙まれている。

また、第8図(a)~(c)に図示の如きバス 長の制限はユーザとしては使いにくいシステムと なるため、バス長制限をできるだけ拡張すること が要求されている。

(従来の技術)

そのため、従来では、例えば「インタフェースのNT等に適用されている位相同期回路として、第8図(a)~(c)に示す各接統形態に適用できるだけでなく、NT-TE間距離に関しては時間制限を受けず、またNT-TE相互間距離に関

しては最大 1 タイムスロットの 8 0 %程度の時間 に相当する距離まで延長可能となり、バス長の制限を緩和することを可能とする N T の位相同期回路技術として、フィード・フォワード型固定タイミング方式(FFFT方式)がすでに提案されている (例えば、特願昭62-97747号)。

FFPT方式の位相同期回路の構成を第9図に示す。 またその動作を説明するタイムチャートを第10 図(a)~(e)に示す。

いるため、フレーム位相を立ち上がりで検出しよ うとすると、フレームの前のDCバランシングビ ットしがパルスの場合はフレーム位相が判らない ため、フレーム位相を立ち下がりで検出している。 また、複数のTEがフレームピットFを出力して いる時、このフレーム立ち下がり位相はNTより ・ 距離的に最近のTEの出力フレームの立ち下がり に一致することが知られている。このSRFはリ セット信号発生回路(RST-GEN)32に入力され、 所定の遅延で1.eを与える。遅延された信号SRST (第10図 (d))によりクロック発生回路 (CK-GEN) 3 3 をリセットし、マスタクロック M C K (7.68 MHz) より位相調整したクロックCLK(192 KHz)を作っている(第10図(e))。リセット 信号発生回路32における遅延量で1。は以下より 求まる。第11図 (a) ~ (d) に示すように伝 送データの1タイムスロットを5.2 µs、TB間 距離 Ddiffに対応する時間 T Ddiffとして 1 タイ ムスロットの約80%の値、すなわち4.0μsと すると、アイが 1.2 μ s となる (第 l 1 図 (b).

(c))。 従って、アイの其中をクロックで打ち抜こうとした場合、NTからみて距離的に最も近いTEのフレームパルスの立ち下がり時点に1より4.6μs 経過後の時点 t 2 にクロックの立ち上がりが来るように、クロック発生回路33をリセットする必要がある。ただし、クロックのロウ部分が2.6μs あるため、遅延量τ1。は4.6-2.6=2.0μs となる。

(発明が解決しようとする問題点)

以上のFFFT方式を用いた場合、CCITT で考えられている方式と比較し、伝送特性上不利な点がある。

その第1の問題点としてシンプルバス接続に適用された場合の問題について述べる。前記のFFPT位相同期回路方式では受信フレームを検出し、その検出結果によりクロック発生回路をリセットする方式を用いている。ところが、受信フレームはジッタを持っていることから、第12図(e)に示されるようにそのクロックもジッタを持ってい

る。これに対し、第12図(〔)に図示の如く、 固定位相のクロックはジッタをほとんど持っていない。以上よりジックの少ない固定位相のクロックの方がより端末間距離 Ddiffを延ばすことができ、また伝送路上のノイズにも強いため、固定位相クロックを用いることが、PFPTのクロックよりシンプルバスの伝送特性に関しては有利である。 換言すれば、FFFF方式は、シンプルバス形態において、固定位相クロック方式に対し性能的に劣る。

第2の問題点としてポイント・ツー・ポイント接続に適用された場合の問題について述べる。ポイント・ツー・ポイントの場合でもNTーTを開発を第13図(a)~(c)に示しいから、FPPTの出力クロックで十分データを読み取れる。してのしかです。と第14図(a)~(対が大きくなり、また放形が劣化しデータのが映るのりスレショルドTHに近付くためがいる。このアイ開口位置はスレショルドTH

およびケーブルの特性等から一般的に求めることができ、クロックの立ち上がりをこのアイ間口位置に合うようにすることが望ましい。しかしFFFTではシンプルバス形態への適用を考えて、データ読み取り位置が前配のように距離的に最近端末のデータ変化点に対して4.6 μs 後方と固定しているため、このアイ開口位置と合わず、伝送距離が延びないという問題がある。

従って依然として、第8図に図示の I インターフェースにおけるいずれの配線形態にも高信頼度で適用できる位相同期回路が要求されている。更に、従局和互間および従局と主局との間の距離的制限が、1 インタフェースの値以上に扱和されることが望まれている。

(問題を解決するための手段)

第1 図に本発明の位相同期回路の原理プロック 図を示す。位相同期回路は、主局と複数の従局と が4線式バス接続され、伝送符号として 100% AMIを用いる通信システムの主局に設けられる。 第1図において、位相同期回路は、受信フレーム位相検出回路11、送信フレーム位相遅延回路12、クイミング信号発生回路13、位相比較回路14、受信フレーム位相遅延回路15、選択回路16およびクロック発生回路17が図示の如く接続されて成る。マスタークロックMCKがクロック発生回路17に接続されている外、上記前回路11~16にも接続されており、第1図の回路はマスタークロックMCKに同期して動作する。

受信フレーム位相検出回路11は、第9図に図示の従来のフレーム位相検出回路31と同様にでもり、主局内のレシーバ(図示せず)が第4図にでおり、の形態の3値AMI信号を入力し、側受信データSRDーとに分けフレーム位相下を検出し、カウーム位相下を検出された。クロック発生回路33と同様であり、マスタークロックMCKを入力に回路16からのりセット信号SRTによって

リセットされる毎にクロックパルスCLKを出力する。

送信フレーム位相遅延回路12は、送信フレー ム位相を示す信号STFを入力し、m個の遅延信 号 SF1~SFm を選択回路 1 6 に出力する。これら の遅延信号は基準の送信フレーム信号SFTに対 して固定的であり、固定位相をもつ。タイミング 信号発生回路13は送信フレーム信号STFを入 力し、n個のタイミング信号 ST1~STn を位相比 較回路14に出力する。位相比較回路14はタイ ミング信号発生回路 1 3 のタイミング信号 STI~ STn と受信フレーム位相検出回路 1.1 からの受信 パルスSRFとを比較し、受信パルスSRFがタ イミング信号 STI~STn のどの範囲に含まれるか を検出し、対応する選択信号を選択回路16に出 力する。受信フレーム位相遅延回路 15は、受信 フレーム位相検出回路11からの信号SRFに基 いて (n-m) 個の遅延信号 SPn~ SFm+1を選 択回路16に出力する。信号SRFは送信フレー ム信号STFと異なりラウンド・トリップ時間に

より異なるので、信号SRFに対して遅延された信号 SPn~ SFm+1 は固定位相ではない。選択回路 1 6 は、比較回路 1 4 からの選択信号 SS1~SSnに基いて、送信フレーム位相遅延回路 1 2 からそれぞれが固定位相の遅延信号 SF1~SFm 又は受信フレーム位相遅延回路 1 5 からの遅延信号 SFm+1~SFn のうち1つを選択してリセット信号SRSTを出力する。

(作 用)

第1図の位相同期回路の動作を第2図(a)~(g)のクイミングチャートを参照して述べる。 送信フレーム位相信号STFを入力すると第 2図(a))、タイミング信号発生回路13がタイミング信号 Sf1~Sfn を出力する(第2図(b) (d))。タイミング信号 Sf1~Sfn は、受信フレーム位相をみて受信データ統取りクロックを固た力が有利な範囲、すなわちシンプルバス接続形態の位相同期用のタイミングに設定されている。特にタイミング信号ST1は

受信パルスSRFがi番目のタイミング信号STiと一致すると(第2図(c)(e))、位和比較回路14はi番目の選択信号SSiを"0"、他の選択信号を"1"とする。これにより選択回路16がi番目の遅延信号SFi、その遅延時間はでi、に応じたリセット信号SRSTをクロック発生回路17に出力する。クロック発生回路17はリセットされるクロッ

クCLKを発生する。

(実施例)

第6図は本発明の一実施例として、「インタフェースのNTの位相同期回路に適用した場合の一例を示す。また第7図(a)~(p)にこの実施例を説明するための動作タイムチャートを示す。この実施例は、n=3、m=1の場合である。

一方、3値のAM1符号である伝送符号は、レ シーバから受信データとして + 側RD信号SRD +と~側RD信号SRD-に分けられ、受信フレ - ム位相検出回路11aに入力される。受信フレー ム位相検出回路では受信フレーム信号 F (第1関 (g))に基いて受信フレーム位相を検出し、その フレーム位相に 2 値に変換されたパルス S R F (第1図(i))を出力する。このSRFを受信フ レーム位相遅延回路で遅延し、それぞれ遅延時間 r 2 , r 3 の遅延信号 SF2 , SF3 を出力する。こ れらの遅延時間としては、例えばτ2=2μs、 r 3 = 1 μ s である。比較回路14 a では S R F の タイミングがST1の範囲にある場合に出力であ る選択信号SS1を"0"とし、SS2は"1" とする。選択回路14aはSS1が"0"の時、1 をリセット信号SRSTとして選択する。 SRFが ST2の範囲にある場合は、SSI="1"、 SS2= *0 *にされ、SF2がリセット信号 SRSTとして選択される。一方SS1=SS2= "1°の場合は、SF3をリセット信号SRSTとし

外部からの送信フレーム位相を示す信号STF (第 7 図 (c)) がタイミング信号発生回路13 a に 印加されると、該回路はタイミング信号STIお よびST2を出力する (第7図 (d)(c))。ST 1はNT-最近TB間のラウンド・トリップ・デ ィレイ、即ち受信フレーム位相を見て、受信デー **夕読み取りクロックを固定位相のクロックとした** 方が有利な範囲であることを示している。これは 主としてシンプルバスに用いられる。ST2は受 信データ読み取りクロックの立ち上がりがバス形 旭用に受信データの後方で立ち上がる方が有利な 範囲を示している。 これは主として拡張バスに用 いられる。またST1、ST2以外の範囲は受信データ 読み取りクロックの立ち上がりがバス形態用に受 信データの中央付近で立ち上がる方が有利な範囲 を示している。これは主としてポイント・ツー・ ポイントに用いられる。STFはまた送信フレー ム位相遅延回路12aで遅延され、遅延時間 r 1 の 遅延信号SF1が出力される(第7図(f))。こ の遅延時間で1は、1例として12μsである。

て出力する。クロック発生回路17.a はこれらの信 号のいずれかによりリセットされる。すなわち、 SF1でリセットされれば第7図(n)のクロッ クCLK1、SF2でリセットされれば第7図 (0) のクロックCLK2、SF3でリセットさ れれば、第7図(p)のクロックCLK3が出力 される。すなわち、網終端装置(NT)と端末装 置(TE)とが非常に近くにあれば、タイミング 信号ST1に対応し、SF1に基づく固定位相の クロックCLK1によりジッタの影響を受けない 位相同期が図られる。これはシンプルバスの場合 に相当する。NT-TE間が少し遠くなると、タ イミング信号ST2に対応し、受信フレーム信号 SRFに基づく遅延信号SF2でクロックCLK 2がリセットされる。このクロックCLK2は立 ち上がりがデータの後方となる。これは拡張バス の場合に相当する。更にNT-TE間距離が大き くなるとクロックCLK3かデータの中央となる。 これはポイント・ツー・ポイントの場合に相当す るが、データの中央、すなわちアイの中心にクロ

ックCLK3が位置するので裕度が大となり、距 趣を第8図 (c) に図示の1kmより大きくするこ とができる。その距離は例えば1.2kmである。

尚、本実施例ではマスタクロックMCKの周波 数は 7.68Milz、クロックCLKの周波数は、192 Kilzである。

(発明の効果)

以上に述べたように、本発明の位相同期回路は シンプルバス、拡張バスおよびポイント・ソー・ ポイントのいずれの通信システムにも、調整を要 さず、適用できる。

また本発明の位相同期回路を用いると主局と従 局との距離および従局相互間の距離的制限を**級和** することができる。

4. 図面の簡単な説明

第1図は本発明の位相同期回路の原理プロック図、

第2図 (a) ~ (g) は第1図位相同期回路の 動作タイミングチャート、

- 12…送信フレーム位相遅延回路、
- 13…タイミング信号発生回路、
- 14…位相比較回路、
- 15…受信フレーム位相遅延回路、
- 16…選択回路、
- 17…クロック発生回路。

特許出願人

富士通株式会社

特許出願代理人

弁理士 青 木 郎

弁理士 西 舘 和 之

弁理士 内 田 幸 男

弁理士 山 口 昭 之

第3図は本発明の位相同期回路が適用されるバス接続形態図、

第4図は本発明の位相同期回路に適用される信 号フレーム構成図、

第5図は第3図における信号伝厳タイミング図、 第6図は本発明の実施例の位相同期回路図、

第7図 (a) ~ (p) は第3図の位相同期回路 の動作タイミングチャート、

第8図 (a) ~ (c) は I インタフェースにおける配線形態図、

第9図は従来の位相同期回路図、


第10図(a)~(e)は第9図位相同期回路の動作タイミング図、

第11図(a)~(d)は遅延時間を求めることを説明するタイミング図、

第12図(a)~(f)、第13図(a)~(c)、第14図(a)~(d)は従来の位相同期回路の動作タイミンク図、である。

(符号の説明)


11…受信フレーム位相検出回路、



本発明の位相同期回路の原理プロック図


第1 図

図面の浄む




第1 図位相同期回路の動作タイミングチャート

第 2 図




本発明が適用されるインターフェースのバス接続形態図

第3図




第3図の信号伝搬タイミング図

第 5 図




本発明の位相同期回路に適用される
「インターフェースの信号フレーム構成図

第4図




本発明の実施例の位和同期回路図


第6图



第3図の位相同期回路の動作タイミングチャート


第7図






従来の位相同期回路図

第9 図



第9図位相同期回路の動作タイミング図


第10 図



·


遅延時間を求めることを説明するタイミングの図

第11 図




従来の位相同期回路の動作タイミング図

第12 図



従来の位相同期回路の動作タイミング図

第 13 図



従来の位相同期回路の動作タイミング図

第14 図

第1頁の続き ②発 明 者 村 野 和 雄 神奈川県川崎市中原区上小田中1015番地 富士通株式会社 内 ②発 明 者 奥 村 康 行 東京都武蔵野市緑町3丁目9番11号 日本電信電話株式会 社通信網第一研究所内

特開昭64-36147(14)

手 続 補 正 書(方式) 6、 補正の対象

昭和62年11月/0日 7. 補正の内容

図面 (第2図(a)~(g))

第2図(a)~(g)を別紙のとおり補正する。

8. 添付書類の目録

図面 (第2図(a)~(g)) 1通

特許庁長官 小 川 邦 夫 殿

1. 事件の表示

• • •

昭和62年特許願第190312号

2. 発明の名称

通信システムの位相同期间路

3. 補正をする者

邛件との関係 特許出媊人

名称 (522) 富士 迪株式会社 名称 (422) 日本证信证話株式会社

4. 代理人

住所 〒105 東京都港区虎ノ門一丁目8番10号

作光虎ノ門ビル 電話 504-072L

(外3名) 高点

5. 補正命令の日仕

昭和62年代的研究7日(発送日)